7 月 5 日，知名半导体分析机构 TechInsights 举办了线上“存储半导体进展与融合挑战:DRAM 和 NAND”（Memory Process and Integration Challenges: DRAM & NAND）研讨会。

在存储芯片领域有着 30 多年从业经历的高级技术分析师 Jeongdong Choe 博士在会上分享了 DRAM 和 NAND 前沿技术的发展以及未来可能遭遇的挑战。

日前，三星在 128 层单堆栈产品的容量上（从 256Gb 到 256Gb）实现突破。对此，Jeongdong Choe 在研讨会上表示，目前全球主要玩家在 3D NAND 设计上都有不同程度的创新，比如三星的 COP 架构，SK 海力士的 PUC 架构，美光的 CuA 架构等等。

三星 128 层单堆栈 3D NAND 的核心竞争力在于单堆栈，不同于英特尔等竞争对手的多 deck 集成，可以在深宽比（high aspect ration）和 deck 与 deck 的对齐问题上做到最大限度的优化，在量产 3D NAND 闪存产品中实现了世界上最小的单元间距，显示了单堆栈技术仍有巨大的发展潜力。

DRAM 市场的几大参与者包括了三星、美光、SK 海力士，另外再加上南亚科技（Nanya）、力积电（PSMC）和长鑫存储（CXMT）等。

▲ 来源:TechInsights

三星、美光与 SK 海力士面向 DDR4、DDR5 和 LPDDR5 应用，已经以 15nm 和 14nm 级别的单元设计规则（D / R）发布了 D1z 和 D1α 节点的产品。

美光和 SK 海力士在 D1z 节点上还在用基于 ArF-i 的双重曝光，虽说部分分析师评价三星提前在这一领域布局 EUV 技术是过于激进的。这张图同时也给出了 2024 年之后的一些 DRAM 工艺节点，包括 D1d、D0a、D0b 等。

除 DRAM 外，NAND 技术也正在迎来快速发展。

当前进展为三星 176 层（V7）、铠侠 / 西数 162 层（BiCS6）、美光 176 层（2nd CTF）、SK 海力士 176 层（V7），还有长江存储的 128 层 Xtacking TLC 和 QLC 产品；另外宏旺（MXIC）也宣布了 48 层的 3D NAND 原型产品，预计今年晚些时间或 2023 年进入规模量产。

主要的一些创新型技术和设计，比如 3 层 deck 结构，CuA（CMOS-under-array，美光）、COP（Cell Over Peri，三星）、PUC（Periphery Under Cell，SK 海力士）结构技术，以及采用 H-bonding 键合的 Xtacking die。其他创新技术热点还有诸如三星 Z-NAND、铠侠 XL-NAND 这类低延迟高速 NAND 产品，也已经商用。

新型存储器方面，STT-MRAM 当前的发展很不错，参与这项技术研发的企业和机构囊括了 Everspin、GlobalFoundries、Avalanche、索尼、美光、Imec、CEA-LETI、美国应用材料、三星、富士通、IBM、台积电、Spin Transfer Technologies 等。