最新消息4月6日消息 根据外媒的报道，台积电宣布他们已经完成了5纳米工艺的基础设施设计，进一步提升晶体管密度和性能。台积电的5纳米工艺将再次采用EUV技术，从而提高产量和性能。
根据台积电的说法，5纳米工艺比其7纳米工艺提升很大，以Arm Cortex-A72内核为例，工艺改进使得逻辑密度提高倍，时钟速度增加15％，SRAM和模拟电路面积减少，这意味着每个晶圆的芯片数量更多。该工艺适用于移动，互联网和高性能计算应用程序。台积电还为硅设计流程方案提供在线工具，这些方案针对5 nm工艺进行了优化。据报道，台积电现已开始风险生产。
三农网是一个开放的平台，信息全部为用户自行注册发布！并不代表本网赞同其观点或证实其内容的真实性，需用户自行承担信息的真实性，图片及其他资源的版权责任! 本站不承担此类作品侵权行为的直接责任及连带责任。
如若本网有任何内容侵犯您的权益，请联系 QQ: 1130861724
网站首页 | 实时热点 | 侵权删除 | 付款方式 | 联系方式 | 法律责任 | 网站地图 ©2022 zxb2b.com 三农网，中国大型农产品交易电商平台 鄂公网安备42018502006996 SITEMAPS | 鄂ICP备14015623号-20
