即便存在一些争议，这股Chiplet的热潮仍将延续。

眼下，Chiplet俨然已成为二级市场最热门的题材之一。然而每当一个新的热点涌现，免不了引起人们内心的警惕。对Chiplet而言，提出质疑之声是必要的，因为即便是对其有着深刻认识的业内人士，也会在某些概念和对Chiplet的预期上产生分歧。

集微网在与多位业内人士交流后发现，这股“Chiplet热”与国内目前的独特语境有关。随着美国制裁的升级，芯片国产化的呼声愈加高涨，行业情绪正迫切需要一个出口，Chiplet适时出现并迅速被捕获。

然而，在一片喧嚣中，Chiplet却逐渐走形，并被夸大成一种颠覆性技术，更有甚者将其视为国内半导体产业摆脱掣肘，实现快速弯道超车的抓手。他们似乎忘记了，对国内半导体产业而言，从来就没有什么救世主。

Chiplet遭遇片面理解

“狭义上的Chiplet并不适合国内半导体产业发展的实际情况。”电子科技大学副教授黄乐天开门见山地表明自己的看法，这让人颇感意外。

“国内发展先进封装、异构集成的路线是对的，但发展方向不应是Chiplet，起码不应是头部大厂目前所做的Chiplet。因为Chiplet旨在解决先进制程面临的高成本、低良率问题，它是建立在先进封装工艺基础上的一种设计方法，在既没有先进制程且先进封装工艺尚薄弱的情况下，扬言发展Chiplet就不免显得有些荒诞了。”黄乐天直言。

在先进制程不断升级，摩尔定律愈发难以为继的背景下，Chiplet宛如一场“及时雨”。一方面，随着先进制程的发展，芯片的设计成本、复杂度大幅提升；另一方面，随着整个社会数字化、智能化程度的提升，大数据、消费电子、自动驾驶等需求正日趋多样，芯片创新周期不断压缩，市场对定制化芯片的需求也在大幅提升。

很长一段时间，SoC通过增加晶体管的集成密度提升芯片的PPA。而Chiplet的主要功能则是将SoC中的功能块进行拆分，再将不同工艺制程、不同性质的芯片整合在一起，通过二维芯片的堆叠、三维方向的连接，提升芯片间的集成密度，借此绕开先进制程方面的制约，用相对成熟的工艺实现，使得芯片生产成本更低，以及缩短产品开发周期，加速产品迭代。

芯和半导体联合创始人代文亮博士认为，相较于以往的常规工艺，Chiplet主要带来两方面的改变:一个是解决内存带宽跟不上处理器速度提升的问题，即“内存墙”问题；另一个则是提高良率。基于晶圆级的先进封装走线密度短，信号传输速率有很大提升空间，还能大大提高互连密度。

将大的SoC芯片切分成多个小芯片，甚至芯粒（Chiplet），然后使用先进的封装技术将它们连接在一起，这是对Chiplet实现方式最简要的通俗化概括。

对此，知名半导体专家陈启作了更进一步的解读:Chiplet可以拆解成三层概念，分别是异构架、小芯粒和系统级集成。其中，异构架主要指异构融合，一种说法称未来芯片设计将如同“搭积木”，就是指不同的芯片异构融合到一起；小芯粒则是指将大核SoC的中的各个功能单元的IP拆分重排，在设计效率和制造成本上寻找平衡点；系统级集成包含软集成和硬集成，软集成又包含系统级软件和操作系统，以及总线的互联标准，硬集成则是2D//3D堆叠封装，是先进封装技术的再升级。

从产业链的视角，Chiplet是一个系统级工程，涉及设计、晶圆制造、封装、测试等多个环节。长电科技首席执行长郑力表示，从封测的角度看，核心在于如何在封装过程中通过优化布局获得更好的性能。同时，Chiplet技术的发展也必然要求芯片互联技术的进化，以及建立更多样化的互联新标准。

热潮涌动之下，不少对Chiplet的错误解读甚嚣尘上，将其视作先进制程的替代解决方案。它们通常盲目地夸大Chiplet的变革作用，又忽视其在技术及产业化上面临的挑战，仿佛Chiplet触手可得，如同搭积木般简单，倘若如此，半导体国产化实现弯道超车也不过是一件轻松事儿了。

对眼前的这股“Chiplet热”，陈启认为务必保持一定的克制。不少人被市场中喧嚣的声音裹挟，误解了Chiplet的真实含义，想当然地将其与先进制程的发展对立起来。甚至认为只要有了Chiplet技术，中国就可以摆脱美国的限制，或用Chiplet取代先进制程，这些都是十分片面的理解。

目前看来，业界对Chiplet的争论似乎很容易落入一个“陷阱”，真正的核心在于对Chiplet与先进封装两个概念的边界划定不清，进而轻易将二者混淆。本质上看，Chiplet并非一种特定技术，而是一种创新理念，是多种多样封装技术的集合，同时，带来芯片设计模式和方法的变更。