在ISSCC(国际电子电路研讨会)上，AMD透露了Bulldozer处理器的核心细节，并展示了低功耗和更高速主频设计方法，这些新的技术突破将会应用在AMD工作站和服务器处理器上。

AMD芯片工程师Hugh McIntyre讲解了Bulldozer处理器的核心模块，Michael Golden则讲述了Bulldozer处理器的乱序执行指令模式（out-of-order）和所使用的整数处理单元。

McIntyre向世人展示了真正的Bulldozer处理器核心模块。

在这以前，AMD只是展示了抽象的Bulldozer处理器框图。El Reg曾报道称，Bulldozer 核心采用了GlobalFoundries的32nm制程和11层high-k金属门SOI CMOS工艺。Bulldozer处理器具有的双核模块共享使用某些组件，但每个核心都具有自己的线程（没有同步的多线程），同时具有一个整数处理单元和一个浮点处理单元。Bulldozer处理器模块都有自己的整数处理单元和L1缓存，但其两个核心共享读取和解码单元以及一个浮点运算单元和L2缓存。

Bulldozer具有一个双核模块，未来的Valencia皓龙处理器将会具有4个这样的模块，同时具有一个共享内存控制器和L3缓存，北桥芯片将贯穿这4个模块和8个核心。下图即为Valencia处理器，据推测或将命名为皓龙4200。

AMD未在大会上透露有关Interlagos皓龙6200处理器的消息。Interlagos处理器实际上是两个Valencias处理器的封装并共用一个G34插槽。

Bulldozer处理器核心中每个整数处理单元具有4条流水线，具有周期执行指令的能力。一个核心模块具有128位的浮点处理单元，每个时钟周期可以做两次64位双精度运算或4次32位单精度运算。Bulldozer处理器中的一个核心还可以判断出另一个核心是否在做浮点运算。如果判断出没有，那么该核心就可以在一个时钟周期内进行4次双精度运算或8次单精度运算。AMD将此称之为AVX模式。

Bulldozer处理器具有2MB的L2缓存，亿个晶体管，工作频率能达到以上，核心面积只有平方毫米，工作电压在-之间。

能够看出，Bulldozer处理器的两个核心共享64KB的L1指令缓存，每个核心拥有各自的16KB L1数据缓存和加载/存储单元。Bulldozer处理器还具有一个共享的微代码ROM，两个核心共享一个分支预测器、指令拾取单元和指令解码单元。周围的白线是一个芯片插槽，可以完全停止对使每个核心模块的供电。这表明AMD将会在内核模块采用能耗门控技术，但不清楚这与在核心层采用门控技术设计的区别。

Bulldozer处理器解码宽度将拓展为每时钟周期四条MacroOP。浮点运算单元内建新的乘法累计单元以及进行了对指令集方面的扩展，包括SSSE3、SSE /、AVX、AES、FMA4、XOP、PCLMULQDQ等等，其中最关键的就是AVX。

McIntyre介绍说，AMD对Bulldozer处理器的低功耗特点以及在当前皓龙4处理器中使用的核心堆栈技术十分自豪。

从上图可以看出，Bulldozer处理器时钟繁忙程度要低于AMD之前的Lisbon和Magny-Cours核心。右面的图表显示了不同核心组建类型的功耗情况。

下图为在AMD基准测试中，Bulldozer核心模块在100°C和1伏特状态下的功率预算情况。

有意思的是，功率泄露消耗了23%的功率预算，另外还有10%用在了全局时钟来同步组件。因此对AMD来说，采用GlobalFoundries的32nm工艺来减少空闲功耗的余地并不大。如表所示，电源门控将处理器核心的最大能耗也降低了很小一部分。另一个有趣的地方是处理典型的工作负载，Bulldozer处理器将消耗最大功率的63%。

McIntyre还表示，新的设计将会使Bulldozer的工作频率达到以上。AMD在上周刚刚推出了几款皓龙6100系列处理器，Opteron 6180 SE主频为，采用45nm工艺的8核皓龙6140主频达到，高端的6核皓龙4184处理器主频为。

AMD需要在处理器的时钟频率和每瓦性能上不断提高，才能够吸引服务器制造商和客户的注意。我比较怀疑AMD能否将其Interlagos皓龙处理器的主频提高到以上，但AMD或许会在近期给世人带来惊喜。